IBM crea la primera CPU de 2 nm del mundo utilizando nanohojas

Por Joel Rhuska / Mayo 6, 2021

Traducido por L. Domenech

IBM ha reclamado una primicia mundial para sus propios laboratorios, con el silicio de “2nm” ahora en producción. Todas las referencias nanométricas en los comunicados de prensa de la fundición son esencialmente números inventados cuando se usan de esta manera. No hay una característica única y definitoria en el chip que coincida con 2 nm y se use para rastrear el progreso de esta manera. Los nombres de los nodos los define cada fundición individualmente. Así es como Intel puede definir un nodo de 10 nm con aproximadamente la misma densidad de transistores que los de 7 nm de TSMC. Esta brecha en los números puede crear la ilusión de que una empresa está más avanzada que la otra basándose únicamente en una métrica de marketing.

La idea de utilizar la densidad general de transistores en lugar de los nombres de los nodos ha cobrado fuerza en los últimos años. Lo que IBM llama 2nm tiene una densidad de transistores de 333,33MTr / mm 2 (millones de transistores por milímetro cuadrado). El 10nm de Intel tiene una densidad cotizada de 100.76MTr / mm 2, mientras que el 7nm de TSMC tiene una densidad de 91.2MTr / mm 2. Aquí es donde proviene la afirmación común de que los 10nm de Intel y los 7nm de TSMC son comparables: Intel en realidad ofrece densidades de transistores ligeramente más altas. en el nodo de 10 nm que la fundición taiwanesa en 7 nm.

Según IBM, su nodo de 2 nm "se prevé que logre un 45% más de rendimiento, o un 75% menos de uso de energía, que los chips de nodo de 7 nm más avanzados de la actualidad". Esto parece estar más o menos en línea con lo que esperaríamos que entregaran 2 nm en relación con 7 nm después de calcular las matemáticas de lo que sabemos sobre los 3 nm de TSMC hasta ahora. En la mayoría de los casos, los clientes de fundición no eligen enfatizar solo un rasgo u otro, sino que deciden ofrecer mejoras simultáneas en múltiples métricas.

“La innovación de IBM reflejada en este nuevo chip de 2 nm es esencial para toda la industria de semiconductores y TI”, dijo Darío Gil, vicepresidente senior y director de IBM Research. "Es el producto del enfoque de IBM de asumir desafíos tecnológicos duros y una demostración de cómo los avances pueden resultar de inversiones sostenidas y un enfoque de ecosistema de I + D colaborativo".

IBM continúa trabajando en la investigación de semiconductores después de vender sus fábricas a GlobalFoundries y recurrir a Samsung para sus continuas necesidades de fabricación. Este trabajo se realizó en el SUNY Poly Nanotech Complex, donde varias empresas mantienen instalaciones de investigación.

SUNY Poly Nanotech Complex

Los diseños de este tipo son efectivamente limpiadores de tuberías destinados a ilustrar la viabilidad de un nodo que aún no está listo para la fabricación. Este nuevo nodo utiliza nanohojas como reemplazo de las estructuras 3D FinFET actualmente desplegadas en nodos semiconductores de alto rendimiento. Samsung ha dicho anteriormente que cambiará a nanohojas a 3 nm (TSMC tiene la intención de seguir con FinFET para ese nodo), mientras que TSMC cambiará a 2 nm. Se espera que los nanocables tengan ventajas para los transistores de baja potencia, mientras que las nanohojas son mejores para los diseños de alta potencia.

El departamento de investigación de IBM está trabajando muy por delante de su ingeniería de silicio real. IBM enviará CPU POWER10 a finales de este año, construidas por Samsung en un proceso de 7 nm. Se espera que el silicio de 3 nm en el mercado provenga de TSMC para fines de 2022, y se presume que 2 nm seguirán en 2023 o 2024, dependiendo de si los plazos de desarrollo se deslizan o no.

El artículo original se puede leer en inglés en Medium / Extreme Tech